(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-209256

(43)公開日 平成 8年(1994) 7月26日

(51)Int.Cl.⁵

識別配号

庁内整理番号

FΙ

技術表示箇所

H 0 3 K 19/0185

G06F 15/78

5 1 0 K 7323-5L

8941 - 5 J

H 0 3 K 19/00

101 E

審査請求 未請求 請求項の数9 〇L. (全 19 頁)

(21)出願番号

(22)出願日

特願平5-3267

平成5年(1993)1月12日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 藤岡 宗三

伊丹市中央3丁目1番17号 三菱電機セミ

コンダクタソフトウエア株式会社内


(74)代理人 弁理士 曾我 道照 (外6名)

(54) 【発明の名称 】 レベル変換回路、レベル変換回路を内蔵したエミュレータ用マイクロコンピュータ、レベル変換 回路を内蔵したピギーパックマイクロコンピュータ、レベル変換回路を内蔵したエミュレートシ

(57) 【要約】

【目的】 この発明は、5 Vを1 V~7 Vまで、1 V~7 Vを5 Vまで変換できるレベル変換回路を提供することを目的とする。

【構成】 それぞれソースが第1の電位V1に接続された第1及び第2のPチャネルトランジスタ4及び5が互いに同じβ値を有し、それぞれドレインが第1及び第2のPチャネルトランジスタ4及び5のドレインに接続されると共にソースが接地された第1及び第2のNチャネルトランジスタ6及び7が互いに同じ値で且つ第1及び第2のPチャネルトランジスタ4及び5のβ値の50倍以上のβ値を有し、第1及び第2のPチャネルトランジスタ4及び5のβ値は第1の電位V1が1Vまで低下しても第3のインパータをドライブできるような値に設定される。



【特許請求の範囲】

【請求項1】 それぞれソースが第1の電位V1に接続されると共にドレインが互いに他方のゲートに接続され且つ互いに同じ β 値を有する第1及び第2のPチャネルトランジスタと、

それぞれドレインが第1及び第2のPチャネルトランジスタのドレインに接続されると共にソースが接地され且 つ互いに同じβ値を有する第1及び第2のNチャネルトランジスタと、

レベル変換入力信号を反転させて第2のNチャネルトランジスタのゲートに入力させると共に第2の電位V2を電源とする第1のインパータと、

第1のインパータの出力をさらに反転させて第1のNチャネルトランジスタのゲートに入力させると共に第2の 電位V2を電源とする第2のインパータと、

第1のPチャネルトランジスタのドレインと第1のNチャネルトランジスタのドレインとの接続点の信号を反転させると共に第1の電位V1を電源とする第3のインバータとを備え、第1及び第2のPチャネルトランジスタのβ値を第1及び第2のPチャネルトランジスタのβ値の50倍以上に設定すると共に第1の電位V1が1Vまで低下しても第3のインバータをドライブできるように第1及び第2のPチャネルトランジスタのβ値を設定することを特徴とするレベル変換回路。

【請求項2】 それぞれソースが第1の電位V1に接続されると共にドレインが互いに他方のゲートに接続され且つ互いに同じβ値を有する第1及び第2のPチャネルトランジスタと、

それぞれドレインが第1及び第2のPチャネルトランジスタのドレインに接続されると共にソースが接地され且つ互いに同じβ値を有する第1及び第2のNチャネルトランジスタと、

レベル変換入力信号を反転させて第2のNチャネルトランジスタのゲートに入力させると共に第2の電位V2を 電源とする第1のインパータと、

第1のインバータの出力をさらに反転させて第1のNチャネルトランジスタのゲートに入力させると共に第2の 電位V2を電源とする第2のインバータと、

第1のPチャネルトランジスタのドレインと第1のNチャネルトランジスタのドレインとの接続点の信号を反転させると共に第1の電位V1を電源とする第3のインパータとを備え、第1及び第2のNチャネルトランジスタのβ値を第1及び第2のPチャネルトランジスタのβ値を設定し、第1の電位V1が1Vまで低下しても第3のインパータをドライブできるように第1及び第2のPチャネルトランジスタのβ値を設定し、第3のインパータを形成する一対のPチャネルトランジスタのβ値をPチャネルトランジスタのβ値より大きく設定することを特徴とするレベル変換回路。

【請求項3】 それぞれソースが第1の電位V1に接続されると共にドレインが互いに他方のゲートに接続され 且つ互いに同じ β 値を有する第1及び第2のPチャネルトランジスタと、

それぞれドレインが第1及び第2のPチャネルトランジスタのドレインに接続されると共にソースが接地され且つ互いに同じβ値を有する第1及び第2のNチャネルトランジスタと、

レベル変換入力信号を反転させて第2のNチャネルトランジスタのゲートに入力させると共に第2の電位V2を 電源とする第1のインパータと、

第1のインバータの出力をさらに反転させて第1のNチャネルトランジスタのゲートに入力させると共に第2の電位V2を電源とする第2のインバータと、

第1のPチャネルトランジスタのドレインと第1のNチャネルトランジスタのドレインとの接続点の信号と第2のPチャネルトランジスタのドレインと第2のNチャネルトランジスタのドレインとの接続点の信号とを入力すると共にこれら双方の信号が共にローレベルのときには出力が変化しないフリップフロップ回路とを備え、第1及び第2のNチャネルトランジスタのβ値の50倍以上に設定することを特徴とするレベル変換回路。

【請求項4】 エミュレータ装置とターゲットシステム との間に接続されるエミュレータ用マイクロコンピュータであって、

それぞれソースが第1の電位V1に接続されると共にド レインが互いに他方のゲートに接続され且つ互いに同じ β値を有する第1及び第2のPチャネルトランジスタ と、それぞれドレインが第1及び第2のPチャネルトラ ンジスタのドレインに接続されると共にソースが接地さ れ且つ互いに同じβ値を有する第1及び第2のNチャネ ルトランジスタと、レベル変換入力信号を反転させて第 2のNチャネルトランジスタのゲートに入力させると共 に第2の電位V2を電源とする第1のインパータと、第 1のインパータの出力をさらに反転させて第1のNチャ ネルトランジスタのゲートに入力させると共に第2の電 位V2を電源とする第2のインバータと、第1のPチャ ネルトランジスタのドレインと第1のNチャネルトラン ジスタのドレインとの接続点の信号を反転させると共に 第1の電位V1を電源とする第3のインパータとを備 え、第1及び第2のΝチャネルトランジスタのβ値を第 1及び第2のPチャネルトランジスタのβ値の50倍以 上に設定すると共に第1の電位V1が1Vまで低下して も第3のインバータをドライブできるように第1及び第 2のPチャネルトランジスタのβ値を設定し且つターゲ ットシステムとの間で伝送される信号をレベル変換する レベル変換回路を備えたことを特徴とするエミュレータ 用マイクロコンピュータ。

【請求項5】 エミュレータ装置とターゲットシステム

との間に接続されるエミュレータ用マイクロコンピュー タであって、

それぞれソースが第1の電位V1に接続されると共にド レインが互いに他方のゲートに接続され且つ互いに同じ β値を有する第1及び第2のPチャネルトランジスタ と、それぞれドレインが第1及び第2のPチャネルトラ ンジスタのドレインに接続されると共にソースが接地さ れ且つ互いに同じβ値を有する第1及び第2のNチャネ ルトランジスタと、レベル変換入力信号を反転させて第 2のNチャネルトランジスタのゲートに入力させると共 に第2の電位V2を電源とする第1のインパータと、第 1のインパータの出力をさらに反転させて第1のNチャ ネルトランジスタのゲートに入力させると共に第2の電 位V2を電源とする第2のインパータと、第1のPチャ ネルトランジスタのドレインと第1のNチャネルトラン ジスタのドレインとの接続点の信号を反転させると共に 第1の電位 V1を電源とする第3のインパータとを備 え、第1及び第2のNチャネルトランジスタのβ値を第 1及び第2のPチャネルトランジスタのβ値の50倍以 上に設定すると共に第1の電位V1が1Vまで低下して も第3のインパータをドライブできるように第1及び第 2のPチャネルトランジスタのβ値を設定し且つエミュ レータ装置との間で伝送される信号をレベル変換するレ ベル変換回路を備えたことを特徴とするエミュレータ用 マイクロコンピュータ。

【請求項6】 EPROMとターゲットシステムとの間に接続されるピギーバックマイクロコンピュータであって、

それぞれソースが第1の電位V1に接続されると共にド レインが互いに他方のゲートに接続され且つ互いに同じ β値を有する第1及び第2のPチャネルトランジスタ と、それぞれドレインが第1及び第2のPチャネルトラ ンジスタのドレインに接続されると共にソースが接地さ れ且つ互いに同じβ値を有する第1及び第2のNチャネ ルトランジスタと、レベル変換入力信号を反転させて第 2のNチャネルトランジスタのゲートに入力させると共 に第2の電位V2を電源とする第1のインバータと、第 1のインパータの出力をさらに反転させて第1のNチャ ネルトランジスタのゲートに入力させると共に第2の電 位V2を電源とする第2のインパータと、第1のPチャ ネルトランジスタのドレインと第1のNチャネルトラン ジスタのドレインとの接続点の信号を反転させると共に 第1の電位V1を電源とする第3のインパータとを備 え、第1及び第2のNチャネルトランジスタのβ値を第 1及び第2のPチャネルトランジスタのβ値の50倍以 上に設定すると共に第1の電位V1が1Vまで低下して も第3のインパータをドライブできるように第1及び第 2のPチャネルトランジスタのβ値を設定し且つEPR OMとの間で伝送される信号をレベル変換するレベル変 換回路を備えたことを特徴とするピギーバックマイクロ

コンピュータ。

【請求項7】 EPROMとターゲットシステムとの間に接続されるピギーパックマイクロコンピュータであって、

それぞれソースが第1の電位V1に接続されると共にド レインが互いに他方のゲートに接続され且つ互いに同じ β値を有する第1及び第2のPチャネルトランジスタ と、それぞれドレインが第1及び第2のPチャネルトラ ンジスタのドレインに接続されると共にソースが接地さ れ且つ互いに同じβ値を有する第1及び第2のNチャネ ルトランジスタと、レベル変換入力信号を反転させて第 2のNチャネルトランジスタのゲートに入力させると共 に第2の電位V2を電源とする第1のインパータと、第 1のインパータの出力をさらに反転させて第1のNチャ ネルトランジスタのゲートに入力させると共に第2の電 位V2を電源とする第2のインパータと、第1のPチャ ネルトランジスタのドレインと第1のNチャネルトラン ジスタのドレインとの接続点の信号を反転させると共に 第1の電位V1を電源とする第3のインパータとを備 え、第1及び第2のNチャネルトランジスタのβ値を第 1及び第2のPチャネルトランジスタのβ値の50倍以 上に設定すると共に第1の電位V1が1Vまで低下して も第3のインパータをドライブできるように第1及び第 2のPチャネルトランジスタのβ値を設定し且つターゲ ットシステムとの間で伝送される信号をレベル変換する レベル変換回路を備えたことを特徴とするピギーバック マイクロコンピュータ。

【請求項8】 量産用マイクロコンピュータのテストを 行なうためのLSIテストシステムであって、 LSIテスタと、

それぞれソースが第1の電位V1に接続されると共にド レインが互いに他方のゲートに接続され且つ互いに同じ β値を有する第1及び第2のPチャネルトランジスタ と、それぞれドレインが第1及び第2のPチャネルトラ ンジスタのドレインに接続されると共にソースが接地さ れ且つ互いに同じβ値を有する第1及び第2のNチャネ ルトランジスタと、レベル変換入力信号を反転させて第 2のNチャネルトランジスタのゲートに入力させると共 に第2の電位V2を電源とする第1のインパータと、第 1のインパータの出力をさらに反転させて第1のNチャ ネルトランジスタのゲートに入力させると共に第2の電 位V2を電源とする第2のインパータと、第1のPチャ ネルトランジスタのドレインと第1のNチャネルトラン ジスタのドレインとの接続点の信号を反転させると共に 第1の電位V1を電源とする第3のインパータとを備 え、第1及び第2のNチャネルトランジスタのβ値を第 1及び第2のPチャネルトランジスタのβ値の50倍以 上に設定すると共に第1の電位V1が1Vまで低下して も第3のインパータをドライブできるように第1及び第 2のPチャネルトランジスタのβ値を設定したレベル変

換回路を備えたエミュレータ用マイクロコンピュータと を備えたことを特徴とするLSIテストシステム。

【請求項9】 エミュレータ装置と、それぞれソースが 第1の電位 V1 に接続されると共にドレインが互いに他 方のゲートに接続され且つ互いに同じβ値を有する第1 及び第2のPチャネルトランジスタと、それぞれドレイ ンが第1及び第2のPチャネルトランジスタのドレイン に接続されると共にソースが接地され且つ互いに同じβ 値を有する第1及び第2のNチャネルトランジスタと、 レベル変換入力信号を反転させて第2のNチャネルトラ ンジスタのゲートに入力させると共に第2の電位V2を 電源とする第1のインパータと、第1のインパータの出 力をさらに反転させて第1のNチャネルトランジスタの ゲートに入力させると共に第2の電位 V2を電源とする 第2のインバータと、第1のPチャネルトランジスタの ドレインと第1のNチャネルトランジスタのドレインと の接続点の信号を反転させると共に第1の電位 V1を電 源とする第3のインパータとを備え、第1及び第2のN チャネルトランジスタのβ値を第1及び第2のPチャネ ルトランジスタのβ値の50倍以上に設定すると共に第 1の電位V1が1Vまで低下しても第3のインパータを ドライブできるように第1及び第2のPチャネルトラン ジスタのβ値を設定したレベル変換回路を含むエミュレ ータ用マイクロコンピュータとを備えたことを特徴とす るエミュレートシステム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、マイクロコンピュータのアプリケーション開発等に使用するプログラム開発用のエミュレータ用マイクロコンピュータ及びピギーバックマイクロコンピュータ、これらのマイクロコンピュータに内蔵されるレベル変換回路、これらのマイクロコンピュータを用いたLSIテストシステム及びエミュレートシステムに関するものである。

[0002]

【従来の技術】近年、消費電流を低下させたり、電池による動作を可能にするため、集積回路の低電源電圧化が進められている。マイクロコンピュータにおいても、電池1ケ(1.5V)で動作可能なものが商品化されている。また、一般にマイクロコンピュータはプログラムを内蔵するので、通常使用する量産用マイクロコンピュータとは別に、プログラムを開発するためのエミュレータ用マイクロコンピュータあるいはピギーパック用マイクロコンピュータが別途開発される。

【0003】しかし、エミュレータ用マイクロコンピュータを動作させるエミュレータ装置本体やピギーパック用マイクロコンピュータに搭載されるEPROMは、通常5Vの電源電圧で動作するため、このEPROMに5Vより低い低電源電圧のマイクロコンピュータとを接続する場合には電源電圧を変換するレベル変換回路が必要

となる。

【0004】ここで、レベル変換回路について説明する。まず、レベル変換回路を用いない場合の問題を図19で簡単に説明する。図19は相補型MOS集積回路を示す回路図である。NチャネルMOSFET122及び124のソースは0電位である負極に接続されている。PチャネルMOSFET121のソースは電位E1である第1の正極に接続され、PチャネルMOSFET123のソースは電位E2である第2の正極に接続されている。ここで、E1くE2とする。

【0005】入力信号125はMOSFET121及び 122からなるインパータ回路を駆動して反転入力信号 126となり、MOSFET123及び124からなる インパータ回路のゲートに入力する。以上の回路で出力 端子127は0~E2の間の電位をとるが、出力端子1 27の電位を0にする場合にはMOSFET124をオ ン状態とすると共にMOSFET123をオフ状態とす る必要がある。このため、反転入力信号126の電位は 高い方が動作が安定するが、実際には反転入力信号12 6の電位は0~E1の間しかとれない。この反転入力信 号126の電位をE1とした場合でも、MOSFET1 23のスレッシュホールド電圧 V_{TII} との間にE2-E1>V_Hの関係が成りたつとMOSFET123はオフ状 態になることができない。この場合、出力端子127を 0電位にすることができないばかりでなく、MOSFE T123及び124を通して電位E2の第2の正極から 電位0の負極へ貫通電流が流れてしまう。つまり正常な 動作が必ずしも保証できないと共に低消費電流という相 補型MOS集積回路の一つの長所を大きく損なってしま う。

【0006】レベル変換回路は以上の様な問題点を解消するための回路であり、図20にPチャネルMOSFET及びNチャネルMOSFETを用いた最も基本的な相補型のレベル変換回路を示す。図20において、NチャネルMOSFET21、23及び25の各ソースは0電位である負極に接続されている。PチャネルMOSFET20のソースは電位E1である第1の正極に接続され、PチャネルMOSFET22及び24のソースは電位E2である第2の正極に接続されている。また、端子201より信号は入力し、信号202は信号201を反転した信号である。ここで信号201及び202は0~E1の間の電位で動作する。信号203はレベル変換回路としての出力信号であり、信号204は信号203を反転した信号である。

【0007】ここで信号203及び信号204は0~E2の間の電位で動作する。さて、信号201が0電位(ローレベル)の時、信号202はE1電位、信号203は0電位、信号204はE2電位となり、MOSFET20、22及び25はオン状態、MOSFET21、23及び24はオフ状態となる。一方、信号201がE

1 電位 (ハイレベル) になると、MOSFET23がオン状態に変わって信号204は0電位に向うと共に信号202は0電位となってMOSFET25をオフ状態とする。

【0008】すなわち、MOSFET25はオフ状態に、MOSFET23はオン状態になるので、MOSFET24はオン状態の方向へ、MOSFET24はオン状態の方向へそれぞれ向う。このため、信号203はE2電位へ、信号204は0電位へと向うので、MOSFET24はオン状態の方向へと加速される。そして、信号201がE1電位、信号202は0電位、信号203はE2電位、信号204は0電位に、MOSFET20、22及び25はオフ状態に、MOSFET21、23及び24はオン状態に落ち着く。

【0009】ここで、信号201が再び0電位に変ると、MOSFET23はオフ状態となり、信号202はE1電位となってMOSFET25をオンさせる。このため、信号203は0電位に向う。MOSFET23はオフ状態に、MOSFET25はオン状態になるので、MOSFET22はオン状態の方向へ、MOSFET24はオフ状態の方向へ、C信号203はさらに0電位の方向へ、信号204はE2電位に向う。その結果、MOSFET22はさらにオン状態の方向へ、MOSFET24はオフ状態の方向へと加速され、ついに信号201が0電位、信号202はE1電位、信号203は0電位、信号204はE2電位に、MOSFET21、23及び24はオフ状態にそれぞれ落ち着く。

【0010】以上の回路動作が円滑に行なわれるのは、ソース電位が0のNチャネルMOSFET21、23及び25が0~E1の電位でゲートを制御され、ソース電位がE1電位のPチャネルMOSFET20が0~E1の電位でゲートを制御され、ソース電位がE2電位のPチャネルMOSFET22及び24が0~E2の電位でゲートを制御されるからである。特に、図20の回路が図19の回路に比較して正常に動作する理由はMOSFET22及び24のゲート電位が0~E2で制御される回路構成になった為である。すなわち、各MOSFETにそれぞれ完全にオン/オフするために必要なゲート電位が供給されるからである。

【0011】次に、従来のエミュレータ用マイクロコンピュータ及びエミュレートシステムについて説明する。 図21はレベル変換回路を使用しない場合のエミュレートシステムの構成図である。

【0012】図21において、141はエミュレータ用マイクロコンピュータ、142はエミュレータ用マイクロコンピュータ141の制御を行うエミュレータ装置、143はマイクロコンピュータを応用して所望の機能を実現するためのターゲットシステムである。このターゲ

【0013】次に動作について説明する。エミュレータ 用マイクロコンピュータ141が動作するためのプログ ラムはエミュレータ装置142に内蔵されている。この プログラムの受け渡しやマイクロコンピュータ141か らのデータの受け取りは信号ライン1402を介して行 う。そして、マイクロコンピュータ141が動作するこ とによりマイクロコンピュータ141の端子から入出力 される信号により、ターゲットシステム143が動作す る。マイクロコンピュータ141の端子から入出力され る信号やマイクロコンピュータ141が動作するのに必 要な電源クロック信号、リセット信号等はターゲットシ ステム143から信号ライン1403を通じてマイクロ コンピュータ141に供給される。エミュレータ装置1、 42はデパッグ作業を行うのに必要な機能を備えてお り、簡単にプログラムの変更や動作確認を行なうことが でき、このエミュレータ装置142でデバッグ作業を行 った後に量産マイクロコンピュータに内蔵するプログラ ムが製作される。図22にこのようなエミュレータ用マ イクロコンピュータを用いたエミュレートシステムのイ メージ図を示す。エミュレータ装置本体151にポッド 回路152を介してエミュレータ用マイクロコンピュー タ153が接続されており、このエミュレータ用マイク ロコンピュータ153がターゲットシステム154の1 Cソケット等に接続される。

【0014】ピギーバッグマイクロコンピュータを使用する場合は、デバッグ作業を行ったプログラムをEPROMに書き込み、このEPROMを用いてピギーパッグマイクロコンピュータでターゲットシステム143の動作の最終チェックを行う。図23にピギーバッグマイクロコンピュータのイメージ図を示す。ピギーバッグマイクロコンピュータ161にプログラムが書き込まれたEPROM162が接続され、この状態でピギーバッグマイクロコンピュータ161がターゲットシステムに接続される。

【0015】図24は、エミュレータ装置142が5V

の電源電圧で動作するのに対し、エミュレータ用マイコ ン141とターゲットシステム143が3Vの電源電圧 で動作する場合のエミュレータシステムの構成図であ る。エミュレータ装置142内にレベル変換回路145 が設けられている。このレベル変換回路145は現在入 手しやすい I Cで構成した回路である。 1 4 0 4 は例え ば3 Vの電源を示している。エミュレータ装置142は 5 Vの電源電圧で動作するが、接続インタフェース 1 4 4にレベル変換回路145を付加することにより信号ラ イン1402のレベルを3Vに変換してエミュレータ用 マイクロコンピュータ141と信号の授受を行う。エミ ュレータ用マイクロコンピュータ141は3Vの電源電 圧で動作しているため、信号ライン1403の信号レベ ルも3Vになり、これによってターゲットシステム14 3は3Vの電源電圧で動作する。3Vの電源電圧で動作 するように設計されたターゲットシステム143が5V の電源電圧で動作可能であっても、このターゲットシス テム143内にアナログ回路が混在する場合、アナログ 回路は電圧依存性が高いので3Vの電源電圧で動作させ ることが望ましい。また、エミュレートシステムで実際 により近い評価、デパッグを行うためにも動作電圧を3 Vのままでデパッグする必要がある。

【0016】図20のようなレベル変換回路は通常IC の一部に内蔵されており、レベル変換回路単体では入手 できないため、実際には図25あるいは図26のような 回路でレベル変換回路145を構成している。これらの 図において、191はオープンコレクタのインパータ例 えばLSO5のような回路、192はインバータ例えば LSO4のような回路、1901は5Vの電源、190 2は3Vの電源、1903及び1905は信号レベル5 Vの信号ライン、1904及び1906は信号レベル3 Vの信号ライン、193及び194はブルアップ抵抗で ある。このようなレベル変換回路の動作を図27のタイ ミングチャートで示す。図25のインパータ回路しSO 5はハイレベルを出力できないためブルアップ抵抗19 3で3Vレベルになるようにしている。一方、図26の インパータ回路LSO4は電源が5VでもVuが2V、 V_{11} が0. 8 Vのため、3 V V V V V の信号を受けること ができるが、出力電圧 Vonが2. 7 Vのため、これもプ ルアップ抵抗194で5Vレベルになるようにしてい る。図25の回路では入力5Vを出力2~7Vに変換す ることが可能であり、図26の回路では入力2~7Vを 出力 5 Vに変換することが可能である。

【0017】しかし、図25及び図26の回路では、2 V以下の出力への変換は不可能である。また、ブルアップ抵抗193及び194を使用するので、出力ローレベルが0Vより持ち上がったり、ローレベルからハイレベルに変化するときの波形が崩れるため、周波数の高い信号のレベル変換も困難である。また、消費電流も大きい。

【0019】エミュレートシステムでターゲットシステムの電源電圧を2V~11Vまで可変させることはあまりないと思うが、エミュレータ用マイクロコンピュータを量産用マイクロコンピュータのテストに使用する場合は可変する必要がある。

【0020】図29はエミュレータ用マイクロコンピュ ータを用いたLSIテストシステムの構成図である。1 61はシステム全体の制御を行うLSIテスタ、162 はテストの対象となるマイクロコンピュータ等のDU T、163はLSIテスタ161とDUT162とを接 続するインターフェースポード、164はエミュレータ 用マイクロコンピュータ又はピギーバックマイクロコン ピュータ、165は図24のレベル変換回路145と同 様のレベル変換回路、166及び169は、シリアル通 信に使用するシリアル I / 0、167はエミュレータ用 マイクロコンピュータ164が動作するためのプログラ ムが格納されたメモリ、168はエミュレータ用マイク ロコンピュータ164とLSIテスタ161との間で信 号の授受を行うためのインターフェース、1601はL SIテスタ161より供給される5Vの電源、1602 はLSIテスタ161から供給され且つDUT162を テストする時の電源、1603はLSIテスタ161と インターフェースボード163との間で信号の授受を行 うための信号ライン、1604はDUT162とレベル 変換回路165との間で信号の授受を行うための信号ラ イン、1605はエミュレータ用マイクロコンピュータ 164とメモリ167及びインターフェース168をつ なぐパス、1606はエミュレータ用マイクロコンピュ ータ164とレベル変換回路165との間で信号の授受 を行うための信号ラインである。

【0021】DUT162が通常のマイクロコンピュータであればアドレスパスやデータバスなども端子を介して外部に接続できるようになっているので、LSIテスタ161とDUT162とを直接接続してテストを行なうことができる。しかし、ICカード用マイクロコンピュータのようにシリアルI/0の端子1本しか出ていないマイクロコンピュータではシリアルI/0を介して全てのテストを行なう必要がある。現在のICカード用マイクロコンピュータのテスト方法としては、まずDUTのメモリにシリアルI/0を介してテストプログラムを送り込み、DUT自身がそのプログラムを実行し、実行

結果をシリアルI/Oより出力する方法が採られている。この方法をLSIテスタとDUTとを直結して行うと、DUTとしてのマイクロコンピュータに送るテストプログラムの数が膨大になり、LSIテスタの負担が大きくなってしまう。

【0022】このため、インターフェースボード163 にエミュレータ用マイクロコンピュータ164を搭載 し、DUT162とのシリアルでのデータの授受をエミュレータ用マイクロコンピュータ164に実行させ、L SIテスタ161の負担を軽減している。メモリ167 には、エミュレータ用マイクロコンピュータ164のシリアルI/0166とインターフェース168を動作させるのに必要なプログラムが内蔵されている。

【0023】一般に、DUT162となるマイクロコンピュータは電源電圧を変化させてテストする必要がある。すなわち、信号ライン1604の信号レベルが変化するため、信号ライン1604と信号ライン1606との間でレベル変換を行う必要があり、ここにレベル変換回路165が設けられている。しかしながら、レベル変換回路165は、図24の回路145と同じようなレベル変換回路を用いるため、信号レベルの可変範囲が小さい。

【0024】従来のピギーパックマイクロコンピュータにおいては、EPROMが5Vの電源電圧で動作するため、3V動作のターゲットシステムには対応できない。 最近では、3V動作のEPROMが製品化されているが、それでもターゲットシステムが3V以下の電源電圧で動作する場合には対応できなくなってしまう。

[0025]

【発明が解決しようとする課題】従来のエミュレータ用マイクロコンピュータ及びピギーバックマイクロコンピュータは、以上のように構成されているのでターゲットシステムの動作電圧がエミュレータ装置と異なるときは、レベル変換回路を外付けする必要があり、ターゲットシステムの電源電圧の違いに応じてエミュレート装置またはボッド回路を改造しなくてはならないという問題点があった。また、従来のレベル変換回路では例えば2 V以下の低電圧への変換ができないため、上述したようなエミュレートシステム等に使用するにはその性能が不充分であった。

【0026】この発明は、上記のような問題点を解消するためになされたもので、5Vを1V~7Vまで、1V~7Vを5Vまで変換できるレベル変換回路を得ることを目的とする。また、このようなレベル変換回路を内蔵することにより電源電圧の異なるターゲットシステムにも対応し得るエミュレータ用マイクロコンピュータを得ることも目的とする。さらに、このようなエミュレータ用マイクロコンピュータを有するエミュレートシステム及びLSIテス

トシステムを得ることも目的としている。 【0027】

【課題を解決するための手段】請求項1に係るレベル変 換回路は、それぞれソースが第1の電位V1に接続され ると共にドレインが互いに他方のゲートに接続され且つ 互いに同じβ値を有する第1及び第2のPチャネルトラ ンジスタと、それぞれドレインが第1及び第2のPチャ ネルトランジスタのドレインに接続されると共にソース が接地され且つ互いに同じβ値を有する第1及び第2の Nチャネルトランジスタと、レベル変換入力信号を反転 させて第2のNチャネルトランジスタのゲートに入力さ せると共に第2の電位V2を電源とする第1のインパー タと、第1のインパータの出力をさらに反転させて第1 のNチャネルトランジスタのゲートに入力させると共に 第2の電位 V2を電源とする第2のインバータと、第1 のPチャネルトランジスタのドレインと第1のNチャネ ルトランジスタのドレインとの接続点の信号を反転させ ると共に第1の電位V1を電源とする第3のインパータ とを備え、第1及び第2のNチャネルトランジスタのβ 値を第1及び第2のPチャネルトランジスタのβ値の5 0倍以上に設定すると共に第1の電位 V1が1 Vまで低 下しても第3のインパータをドライブできるように第1 及び第2のPチャネルトランジスタのβ値を設定したも のである。

【0028】請求項2に係るレベル変換回路は、さらに第3のインパータを形成する一対のPチャネルトランジスタのうちNチャネルトランジスタのうちNチャネルトランジスタのβ値をPチャネルトランジスタのβ値をPチャネルトランジスタのβ値をPチャネルトランジスタのβ値をPチャネルトランジスタのβ値なり大きく設定したものである。請求項3に係るレベル変換回路は、請求項1のレベル変換回路において第3のインパータの代わりに、第1のPチャネルトランジスタのドレインとの接続点の信号と第2のPチャネルトランジスタのドレインとの接続点の信号と第2のNチャネルトランジスタのドレインとの接続点の信号とを入力すると共にこれら双方の信号が共にローレベルのときには出力が変化しないフリップフロップ回路を設けたものである。

【0029】請求項4に係るエミュレータ用マイクロコンピュータは、ターゲットシステムとの間で伝送される信号をレベル変換するために請求項1のレベル変換回路を備えたものである。請求項5に係るエミュレータ用マイクロコンピュータは、エミュレータ装置との間で伝送される信号をレベル変換するために請求項1のレベル変換回路を備えたものである。

【0030】請求項6に係るピギーバックマイクロコンピュータは、EPROMとの間で伝送される信号をレベル変換するために請求項1のレベル変換回路を備えたものである。請求項7に係るピギーバックマイクロコンピュータは、ターゲットシステムとの間で伝送される信号をレベル変換するために請求項1のレベル変換回路を備

えたものである。

【0031】請求項8に係るLSIテストシステムは、LSIテスタと、請求項1のレベル変換回路を有するエミュレータ用マイクロコンピュータとを備えたものである。請求項9に係るエミュレートシステムは、エミュレータ装置と、請求項1のレベル変換回路を有するエミュレータ用マイクロコンピュータとを備えたものである。【0032】

【作用】請求項1に係るレベル変換回路では、第1の電位V1が1V程度に低下しても第1及び第2のPチャネルトランジスタが第3のインパータをドライブすると共にV1≧V2、V1≦V2の両方のレベル変換が行なわれる。請求項2に係るレベル変換回路では、第3のインパータが出力信号のデューティ比の崩れを軽減する。請求項3に係るレベル変換回路では、フリップフロップ回路が出力信号のデューティ比の崩れを軽減する。

【0033】請求項4に係るエミュレータ用マイクロコンピュータでは、レベル変換回路がターゲットシステムとの間で伝送される信号のレベル変換を行う。請求項5に係るエミュレータ用マイクロコンピュータでは、レベル変換回路がエミュレータ装置との間で伝送される信号のレベル変換を行う。請求項6に係るピギーバックマイクロコンピュータでは、レベル変換回路がEPROMとの間で伝送される信号のレベル変換を行う。請求項7に係るピギーバックマイクロコンピュータでは、レベル変換回路がターゲットシステムとの間で伝送される信号のレベル変換を行う。

【0034】請求項8に係るLSIテストシステムでは、エミュレータ用マイクロコンピュータに内蔵されたレベル変換回路がLSIテスタとの間あるいはDUTとの間で伝送される信号のレベル変換を行う。請求項9に係るエミュレートシステムでは、エミュレータ用マイクロコンピュータに内蔵されたレベル変換回路がエミュレータ装置との間あるいはターゲットシステムとの間で伝送される信号のレベル変換を行う。

[0035]

【実施例】

実施例1. 図1はこの発明の実施例1に係るレベル変換回路を示す回路図である。図1において、1は入力信号104を反転させるインパータ、2はインパータ1の出力を、さらに反転させるインパータ、3は信号106を反転させて出力信号105を出力するインパータ、4及び5はPチャネルトランジスタ、6及び7はNチャネルトランジスタ、101はレベル変換前の電圧V2、102はレベル変換後の電圧V1、103はGND、106はPチャネルトランジスタ4とNチャネルトランジスタ6のドレインが接続された信号ライン上の信号、107はPチャネルトランジスタ5とNチャネルトランジスタ7のドレインが接続された信号ライン上の信号を示している。

【0036】Pチャネルトランジスタ4及び5のβは互 いに同じ値に、Nチャネルトランジスタ6及び7のβも 互いに同じ値に設定されている。さらに、Nチャネルト ランジスタ 6 及び 7 の β 値が P チャネルトランジスタ 4 及び5のβ値の50倍以上になるように設定する。一般 にβ値はトランジスタの寸法を変えることにより任意に 設定することができる。このβ値はトランジスタのドラ イブ能力(出力電流)を決定する重要なパラメータで、 β値が大きいほど出力電流も大きくなる。インパータ1 及び2は、電圧V2が低くなっても、Nチャネルトラン ジスタ6及び7を動作させられるだけのドライブ能力が 必要である。この実施例では、インパータ1及び2内の NチャネルトランジスタとPチャネルトランジスタのβ を380μA/V² に、Nチャネルトランジスタ 6 及び 70βを1580μA/V² に、Pチャネルトランジス タ4及び5のβを31μA/V2に、インバータ3内の PチャネルトランジスタとNチャネルトランジスタのβ を220 μA/V1 に設定した。なお、インバータ3は 電位V1とグラウンドとの間に直列に接続されたPチャ ネルトランジスタ及びNチャネルトランジスタから形成 することができる。

【0037】電圧V2を5V、電圧V1を1Vに設定 し、周波数5MHz、レベル5Vの入力信号104を入 力させたときのタイミングチャートを図2に示す。すな わち、5 Vを1 Vに変換するレベル変換回路を構成し た。Pチャネルトランジスタ4及び5のドライブ能力は Nチャネルトランジスタ6及び7より小さくなければ、 この回路は動作しない。しかし、Pチャネルトランジス タ4及び5のドライブ能力が小さいと図2に示されるよ うに信号107及び106の立上がりが遅れてしまう。 このため、信号106を受けて動作するインパータ3の 山力信号105は、理想的な信号波形105 i と異なり デューティ比(ハイレベルとローレベルの幅の比)が崩 れている。また、Pチャネルトランジスタ4及び5のβ を31 μA/V¹ に設定したが、この設定値より小さく なると1Vへの変換は難しくなる。これは電圧V1が低 くなるとPチャネルトランジスタ4及び5のドライブ能 カが小さくなりインバータ3をドライブできなくなるた めである。5 Vを1 Vに変換できるかどうかのポイント は、このPチャネルトランジスタのドライブ能力にあ る。

【0038】電圧V2を5V、電圧V1を7Vに設定し、周波数50MH2、レベル5Vの入力信号104を入力させたときのタイミングチャートを図3に示す。すなわち、5Vを7Vに変換するレベル変換回路を構成した。この場合も、Nチャネルトランジスタ6及び7に比べてPチャネルトランジスタ4及び5のβが小さいので、信号107及び106の立上がりが遅れ、インパータ3の出力信号105は理想的な信号波形105iと異なってデューティ比が崩れている。

【0039】電圧V2を1V、電圧V1を5Vに設定し、周波数5 MHz、レベル1Vの入力信号104を入力させたときのタイミングチャートを図4に示す。すなわち、1Vを5Vに変換するレベル変換回路を構成した。この場合、信号107及び106の立上がりより立下がりの方が遅れてしまう。これはN チャネルトランジスタ6及び7を動作させる信号の電圧が1VまでしかよがらないのでこれらのN チャネルトランジスタのドライブ能力が下がるためである。しかし、N チャネルトランジスタの β は1580 μ/V^2 と大きいため、ドライブ能力が下がっても波形の崩れはほとんどない。従って、出力信号105 の波形は理想的な波形105 に近い安定したものとなる。

【0040】電圧V2を7V、電圧V1を5Vに設定し、周波数50MHz、レベル7Vの入力信号104を入力させたときのタイミングチャートを図5に示す。すなわち、7Vを5Vに変換するレベル変換回路を構成した。図4の場合と異なり、入力信号の電圧が7Vまで上がるので、Nチャネルトランジスタ6及び7のドライブ能力は低下せず、信号107及び106の波形は立上がりの方が遅くなる。このため、インパータ3の出力信号105は理想的な信号波形1051と異なってデューティ比が崩れている。

【0041】 このように、実施例1によれば、出力信号 波形のデューティ比の崩れはあるものの、5V-5MH zの信号を1Vに、5V-50MH zの信号を1Vに、5V-50MH zの信号を5Vに、7V-50MH zの信号を5Vに、7V-50MH zの信号を5Vに、1V-50MH z0の信号を5Vに、1V-5MH z0のは、1V-5MH z0の動作範囲のは、エミュレータ用マイクロコンピュータの動作範囲の限界以上にレベル変換回路が動作する必要があるからである。

[0042] 実施例2. 実施例1の回路において、イン バータ3のスレッシユホールド電圧V_{III}を低く設定する と、図2~5の各タイミングチャートにおいてインパー タ3の出力信号はそれぞれ105aで示される波形にな る。実施例1では、インパータ3のβはPチャネルトラ ンジスタもNチャネルトランジスタも220μA/V¹ に設定していたが、NチャネルトランジスタのβをPチ ャネルトランジスタより大きくすることによりスレッシ ユホールド電圧Vmを低くすることができる。Nチャネ ルトランジスタとΡチャネルトランジスタのβ値が同じ であれば、スレッシユホールド電圧VmはV1/2にな る。この実施例2で設計したインバータ3は、Nチャネ ルトランジスタのβを220μA/V²、Pチャネルト ランジスタのβを31μA/V¹ に設定することによ り、スレッシユホールド電圧V_mをV1/3程度まで下 げた。これにより、各タイミングチャートの波形105 aのように、出力信号のデューティ比の崩れを軽減する ことができた。なお、図4の波形105aについては、

もともと波形の崩れが少ないので実施例1の出力波形105と変わりがない。

【0043】実施例3. 図6に実施例3に係るレベル変 換回路を示す。このレベル変換回路は、図1に示した実 施例1の回路においてインパータ3の代わりにフリップ フロップ回路8を設けたものである。このようにフリッ ブフロップ回路8で出力波形を整形してもデューティ比 の崩れを軽減することができる。フリップフロップ回路 8は、二つの入力信号107及び106が共にローレベ ルのときには出力信号105は変化せず、信号107が ハイレベルで信号106がローレベルのときは出力信号 105はハイレベルに、なる。また、信号107がロー レベルで信号106がハイレベルのときは出力信号10 5がローレベルになる。従って、出力信号105の波形 は図2~5の各タイミングチャートにおける波形105 bの実線のようになり、デューティ比の崩れが軽減され ている。図7に8個のトランジスタにより構成したフリ ップフロップ回路8の回路図を示す。ここで、このフリ ップフロップ回路8内においても、各Nチャネルトラン ジスタのβ値が各Ρチャネルトランジスタのβ値の50 倍以上になるように設定すると共にPチャネルトランジ スタの β 値を例えば 31μ A/V¹以上に設定する。こ れにより、例えば1Vを7Vに、また7Vを1Vに変換 することが可能となる。なお、フリップフロップ回路8 の代わりに図8及び9に示されるフリップフロップ回路 81及び82を用いても同様の効果が得られる。

【0044】実施例4. 図6に示した実施例3のフリップフロップ回路8のスレッシュホールド電圧 V_{TH} を低く設定すると、実施例3と同様に出力信号105のデューティ比の崩れを軽減しながら入力信号104に対する出力信号105の遅れを軽減することができ、図 $2\sim5$ の各タイミングチャートの波形105bの点線のような出力信号波形が得られる。

【0045】実施例5.図10は実施例5に係るエミュレートシステムの構成図である。エミュレータ装置54の接続インターフェース55にエミュレータ用マイクロコンピュータ51にターゲットシステム53が接続され、エミュレータ用マイクロコンピュータ51には上記の実施例1~4で示されたようなレベル変換回路52にターゲットシステム53が接続されている。501は3Vの電源、502は5Vの電源、503はエミュレータ用マイクロコンピュータ51とターゲットシステム53とを打つコンピュータ51とターゲットシステム53とをエミュレータ用マイクロコンピュータ51とを接続する信号ラインである。

【0046】エミュレータ装置54は、図21に示した 従来のエミュレータ装置142と同様のものである。エ ミュレータ用マイクロコンピュータ51にレベル変換回 路52が内蔵されているため、エミュレータ装置54はターゲットシステム53の動作電圧を考慮せずに動作する。エミュレータ用マイクロコンピュータ51の5Vの電源502はエミュレータ装置54から供給される。エミュレータ用マイクロコンピュータ51は5Vの電源を行った。ターゲットシステム53との間で信号ライン503を介して3Vの信号レベルで入出力を行う。すなわち、レベル変換回路52は5Vの信号を3Vに、3Vの信号を5Vに変換するように動作する。このレベル変換回路52として実施例1~4の回路を使用するため、ターゲットシステム53が1V-5MHzの動作まで対応できる。

【0047】実施例6. 図11は実施例6に係るエミュ レートシステムの構成図である。エミュレータ用マイク ロコンピュータ51に実施例1~4で示されたようなレ ベル変換回路52が内蔵されており、このレベル変換回 路52にエミュレータ装置の接続インターフェース55 が接続されている。また、、エミュレータ用マイクロコ ンピュータ51にターゲットシステム53が接続されて いる。この実施例では、エミュレータ用マイクロコンピ ュータ51はターゲットシステム53と同じ3Vの電源 電圧で動作し、エミュレータ装置54との間で信号ライ ン504を介して5Vの信号レベルで入出力を行う。エ ミュレータ用マイクロコンピュータ51にアナログ回路 の入っている場合や、信号ライン503の電流及びター ゲットシステムの動作電流等を評価する場合には、エミ ュレータ用マイクロコンピュータ51をターゲットシス テム53と同じ電圧で動作させる方が好ましい。この場 合でもターゲットシステム53が1V-5MH2の動作 まで対応できる。

【0048】 実施例7. 図12はピギーバックマイクロ コンピュータ71にレベル変換回路52を内蔵した実施 例7を示すものである。EPROM72がピギーパック マイクロコンピュータ71内のレベル変換回路52に接 続されている。EPROM72は5Vの電源電圧で動作 し、ターゲットシステム53及びピギーパックマイクロ コンピュータ71は3Vの電源電圧で動作する。この場 合、3Vの電源はターゲットシステム53より供給され るが、5Vの電源は外部より供給しなければならない。 この場合もターゲットシステム53が1V-5MH2ま で対応可能である。また、図13のようにピギーパック マイクロコンピュータ71を5Vで動作させ、レベル変 換回路52によってターゲットシステム53との間の信 号ライン503の信号レベルを3Vに変換してもよい。 【0049】実施例8. 図14はレベル変換回路内蔵の エミュレータ用マイクロコンピュータを用いたLSIテ ストシステムの構成図である。LSIテストシステムの インターフェースボード163にエミュレータ用マイク ロコンピュータ91、エミュレータ用マイクロコンピュ ータ91を動作させるためのプログラムが格納されたメ

モリ167、インタフェース168が搭載されている。 エミュレータ用マイクロコンピュータ91にはレベル変 換回路92が内蔵されており、このレベル変換回路92 にDUT162のシリアルI/O169が接続されてい る。また、インタフェースポード163のインタフェー ス168にLSIテスタ161が接続されている。エミ ュレータ用マイクロコンピュータ91、メモリ167及 びインターフェース168を5Vで動作させ、エミュレ 一夕用マイクロコンピュータ91のシリアルI/093 とDUT162のシリアルI/0169との信号の授受 をレベル変換回路92を介して行う。また、DUT16 2の動作に必要にクロック信号やリセット信号について も、LSIテスタ161よりエミュレータ用マイクロコ ンピュータ91に入力された信号をレベル変換回路92 でレベル変換した後にDUT162に供給するようにす れば、LSIテスタ161の負荷を軽減することができ る。DUT162としてテストされるマイクロコンピュ ータと同じ型のマイクロコンピュータをエミュレータ用 マイクロコンピュータ91に使用すれば、シリアル1/ 093とシリアルI/O169の機能が同じなので、よ りテストし易くなる。例えば、ICカード用マイクロコ ンピュータのシリアルI/Oには、再送機能等、普通の シリアル【/〇に備わっていない機能などがあり、その 機能のテストが容易になる。このテストシステムでは、 外付メモリのプログラムが実行できればエミュレータ用 マイクロコンピュータの代わりにピギーバックマイクロ コンピュータを使用することもできる。実施例1~4の レベル変換回路を内蔵すれば、1V-5MHz~7V-50MHzまでの範囲のテストを行うことができる。

【0050】実施例9.図15は実施例9に係るLSI テストシステムを示す構成図である。このテストシステ ムは、図14に示した実施例8のテストシステムにおい て、LSIテスタ161とエミュレータ用マイクロコン ピュータ91内のレベル変換回路92とを信号ライン1 001及び1002で接続し、レベル変換回路92にお けるレベル変換出力のハイレベル値Vux及びローレベル 値VロヒをLSIテスタ161によって設定することがで きるようにしたものである。これにより、レベル変換回 路92を用いてDUT162の入力電圧のハイレベル値 V_{II} 及びローレベル値 V_{II} のテストが容易となる。この ように出力信号のハイレベル値Vg及びローレベル値V oLを設定することのできるレベル変換回路の構成例を図 16に示す。信号ライン1001、1002の各電位を 選択することにより、出力信号OUTのハイレベル値V σι及びローレベル値Vσιが決定される。

【0051】実施例10. 図17は実施例10に係るLSIテストシステムを示すプロック図である。インターフェースボード163にエミュレータ用マイクロコンピュータ111とシリアルI/O用IC112とが搭載されている。LSIテスタ161がシリアルI/O用IC

112に接続され、シリアル I/O用 IC112がエミ ュレータ用マイクロコンピュータ111のレベル変換回 路92に接続され、レベル変換回路92がDUT162 のシリアル I / O 1 6 9 に接続されている。エミュレー タ用マイクロコンピュータ111はレベル変換回路92 のみを使用する。このように構成すれば、LSIテスタ 161の負荷を軽減することができる。エミュレータ用 マイクロコンピュータ111は、図18のように各レベ ル変換回路92の入出力端子をそのままこのマイクロコ ンピュータ111の外部端子にすれば実現できる。な お、DUT162がICカード用マイクロコンピュータ の場合には、シリアル [/Oの入出力端子が]本しかな いので、入力と出力とを切り替えるために図18のよう に切替回路271をエミュレータ用マイクロコンピュー タ111とDUT162との間に接続する必要がある。 【0052】なお、上述した実施例5あるいは6のエミ ュレータ用マイクロコンピュータを用いたエミュレート システムにおいては、従来実現できなかった機能をエミ ュレートシステムに持たせることができる。図22のエ ミュレートシステムにおいて従来は、ターゲットシステ ム154の動作電圧と本体151の動作電圧が異なる場 合、ターゲットシステム154のICソケットに直接エ ミュレータ用マイコン153を搭載することができず、 本体151又はポッド152を改造する必要があった。 例えば、エミュレータ用マイクロコンピュータ153を 本体151又はポッド152内に収納し又は別途基板上 に搭載し、さらにレベル変換回路を付加した後、レベル 変換回路をターゲットシステム154に接続しなければ ならない。このため、ターゲットシステムの近傍にエミ ュレータ用マイクロコンピュータを搭載することができ るという、このエミュレートシステムの一番の利点も実 現できなくなる。しかしながら、エミュレータ用マイク ロコンピュータにレベル変換回路を内蔵すれば、ターゲ ットシステムの動作電圧に関係なくシステムを使用で き、また、実施例1~4のレベル変換回路を内蔵してい れば、ターゲットシステムの動作を1V-5MH2から 7V-50MH2まで可能にでき、ターゲットシステム のエミュレータだけでなく、電圧や周波数を変化させた 場合の評価も実現できる。

[0053]

【発明の効果】以上のように、請求項1に係るレベル変換回路は、それぞれソースが第1の電位V1に接続されると共にドレインが互いに他方のゲートに接続され且つ互いに同じβ値を有する第1及び第2のPチャネルトランジスタと、それぞれドレインが第1及び第2のPチャネルトランジスタのドレインに接続されると共にソースが接地され且つ互いに同じβ値を有する第1及び第2のNチャネルトランジスタのゲートに入力させると共に第2の電位V2を電源とする第1のインバー

タと、第1のインパータの出力をさらに反転させて第1のNチャネルトランジスタのゲートに入力させると共に第2の電位 V 2を電源とする第2のインパータと、第1のPチャネルトランジスタのドレインと第1のNチャネルトランジスタのドレインと第1の配位 V 1を電源とする第3のインパータとは第1及び第2のNチャネルトランジスタのβ値を第1及び第2のPチャネルトランジスタのβ値を関定すると共に第1の電位 V 1が1 V までしても第3のインパータをドライブできるように第1及び第2のPチャネルトランジスタのβ値を設定したので、5 Vを1~7 Vまで、1~7 Vを5 Vまでそれぞれ変換することができる。

【0054】請求項2及び3に係るレベル変換回路は、さらに出力信号のデューティ比の崩れを軽減することができる。請求項4及び5に係るエミュレータ用マイクロコンピュータは、エミュレータ装置と異なる動作電圧を有するターゲットシステムにも対応することができる。請求項6及び7に係るピギーパックマイクロコンピュータは、EPROMと異なる動作電圧を有するターゲットシステムにも対応することができる。請求項8に係るエテストシステムは、LSIテスタと異なる動作電圧を有する量産用マイクロコンピュータのテストを容易に下ラことができる。請求項9に係るエミュレートシステムは、エミュレータ装置と異なる動作電圧を有するターゲットシステムを容易にエミュレートすることができる。

【図面の簡単な説明】

【図1】この発明の実施例1に係るレベル変換回路を示す回路図である。

【図2】実施例1の動作を示すタイミングチャートである。

【図3】 実施例1の動作を示すタイミングチャートである。

【図4】実施例1の動作を示すタイミングチャートである。

【図5】実施例1の動作を示すタイミングチャートである。

【図6】 実施例3に係るレベル変換回路を示す回路図である。

【図7】実施例3で用いられたフリップフロップ回路を示す回路図である。

【図8】 実施例3の変形例を示す回路図である。

【図9】 実施例3の変形例を示す回路図である。

【図10】実施例5に係るエミュレートシステムを示す プロック図である。

【図11】 実施例 6 に係るエミュレートシステムを示す ブロック図である。

【図12】実施例7に係るピギーパックマイクロコンピュータを示すブロック図である。

【図13】実施例7の変形例を示すプロック図である。

【図14】実施例8に係るLSIテストシステムを示す プロック図である。

【図15】実施例9に係るLSIテストシステムを示す ブロック図である。

【図16】実施例9で用いられたレベル変換回路を示す 回路図である。

【図17】実施例10に係るLSIテストシステムを示すプロック図である。

【図18】実施例10で用いられたエミュレータ用マイクロコンピュータを示すプロック図である。

【図19】相補型MOS集積回路を示す回路図である。

【図20】従来の相補型のレベル変換回路を示す回路図である。


【図21】従来のエミュレートシステムを示すプロック図である。

【図22】従来のエミュレートシステムのイメージ図である。


【図23】従来のピギーバックマイクロコンピュータの イメージ図である。

【図24】従来のエミュレートシステムを示すプロック 図である。

【図1】



【図19】



【図25】従来のレベル変換回路を示す回路図である。

【図26】従来のレベル変換回路を示す回路図である。

【図27】図25あるいは図26の変換回路の動作を示すタイミングチャートでる。

【図28】レベル変換の入出力電圧の流れを示す図である。

【図29】従来のLSIテストシステムを示すブロック図である。

【符号の説明】

1、2、3 インパータ

4、5 Pチャネルトランジスタ

6、7 Nチャネルトランジスタ

8、81、82 フリップフロップ回路

51、91、111 エミュレータ用マイクロコンピュータ

52、92 レベル変換回路

53 ターゲットシステム

5.4 エミュレータ装置


71 ピギーパックマイクロコンピュータ

72 EPROM


161 LSIテスタ


162 DUT

【図2】




[図3]








[図10]




【図11】









【図13】




【図15】




[図14]







[図17]




【図21】



【図24】



[図29]



【手統補正書】

【提出日】平成5年5月25日

【手統補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項3

【補正方法】変更

【補正内容】

【請求項3】 それぞれソースが第1の電位V1に接続されると共にドレインが互いに他方のゲートに接続され且つ互いに同じβ値を有する第1及び第2のPチャネルトランジスタと、

それぞれドレインが第1及び第2のPチャネルトランジスタのドレインに接続されると共にソースが接地され且 つ互いに同じβ値を有する第1及び第2のNチャネルトランジスタと、

レベル変換入力信号を反転させて第2のNチャネルトランジスタのゲートに入力させると共に第2の電位V2を 電源とする第1のインパータと、

第1のインパータの出力をさらに反転させて第1のNチャネルトランジスタのゲートに入力させると共に第2の電位V2を電源とする第2のインパータと、

第1のPチャネルトランジスタのドレインと第1のNチャネルトランジスタのドレインとの接続点の信号と第2のPチャネルトランジスタのドレインと第2のNチャネルトランジスタのドレインとの接続点の信号とを入力すると共にこれら双方の信号が共にローレベルのときには出力が変化しないフリップフロップ回路とを備え、第1及び第2のNチャネルトランジスタのβ値の50倍以上に設定し、前記フリップフロップ回路を形成するPチャネルトランジスタのβ値をPチャネルトランジスタのβ値をPチャネルトランジスタのβ値をPチャネルトランジスタのβ値をPチャネルトランジスタのβ値をPチャネルトランジスタのβ値をPチャネルトランジスタのβ値をPチャネルトランジスタのβ値をPチャネルトランジスタのβ値をPチャネルトランジスタのβ値をPチャネルトランジスタのβ値をPチャネルトランジスタのβ値をPチャネルトランジスタのβ値をPチャネルトランジスタのβ値をPチャネルトランジスタのβ値をPチャネルトランジスタのβ値をPチャネルトランジスタのβ値をPチャネルトランジスタのβ値をPチャネルトランジスタのβ値をP

<u>り大きく設定</u>することを特徴とするレベル変換回路。

【手統補正2】

【補正対象書類名】明細書

【補正対象項目名】 0 0 4 3

【補正方法】変更

【補正内容】

【0043】実施例3. 図6に実施例3に係るレベル変 換回路を示す。このレベル変換回路は、図1に示した実 施例1の回路においてインパータ3の代わりにフリップ フロップ回路8を設けたものである。このようにフリッ プフロップ回路8で出力波形を整形してもデューティ比 の崩れを軽減することができる。フリップフロップ回路 8は、二つの入力信号107及び106が共にローレベ ルのときには出力信号105は変化せず、信号107が ハイレベルで信号106がローレベルのときは出力信号 105はハイレベルに、なる。また、信号107がロー レベルで信号106がハイレベルのときは出力信号10 5がローレベルになる。従って、出力信号105の波形 は図2~5の各タイミングチャートにおける波形105 **bの実線のようになり、デューティ比の崩れが軽減され** ている。図7に8個のトランジスタにより構成したフリ ップフロップ回路8の回路図を示す。ここで、このフリ ップフロップ回路8内においても、上記実施例2のイン パータ3と同様にNチャネルトランジスタのβ値とPチ ャネルトランジスタのβ値との比を変える、すなわちN <u>チャネルトランジスタのβ値をPチャネルトランジスタ</u> **のβ値より大きく設定することにより、フリップフロッ** <u>プ回路 8 のスレッシュホールド電圧 V mを下げることが</u> できる。なお、フリップフロップ回路8の代わりに図8 及び9に示されるフリップフロップ回路81及び82を 用いても同様の効果が得られる。

フロントページの続き

(54) 【発明の名称】 レベル変換回路、レベル変換回路を内蔵したエミュレータ用マイクロコンピュータ、レベル変換 回路を内蔵したピギーパックマイクロコンピュータ、レベル変換回路を内蔵したエミュレートシ ステム及びレベル変換回路を内蔵したLSIテストシステム